软件水平考试

解析:阅读以下关于嵌入式系统I 2 C总线接口电路的技术说明,根据要

来源:网考网软件水平 所有评论

【分析解答题】
阅读以下关于嵌入式系统I2C总线接口电路的技术说明,根据要求回答问题1至问题 4。

【说明】
I2C总线是一种多主控器总线,对多个IC器件具有控制总线的能力。采用串行I2C总线技术设计接口电路,可节约嵌入式系统微处理器的I/O端口。图6-17给出了一种实现了键盘、时钟和实时参数存储三个功能模块的应用电路。图6-17中仅应用I2C总线构成单主控器的系统。此时时钟线SCL仅由微处理器驱动,因此可以用微处理器的一根I/O线作为SCL信号线,将其设置为输出方式,由软件控制产生串行时钟信号;用微处理器的另一根I/O线作为I2C总线的串行数据线,由软件控制在时钟的低电平期间读取或输出数据。
在图6-17中采用ATMEL公司的E2PROMAT24C64(IC8)实现了系统初始化数据、仪表系数、用户设置的参数或某些重要的实时数据参数的存储。DS1302时钟芯片可以对年、月、日、周日、时、分、秒进行计时,且具有闰年补偿功能,工作电压宽达2.5~5.5 V。8位并行I/O口扩展器件PCF8574具有口输出锁存功能,可直接驱动大电流LED管,同时还带有一个中断请求输出端INT(漏极开路方式)。在图6-17中,将PCF8574器件的8位准双向口外挂了一个4×4键盘矩阵。

【问题2】
图6-18给出了I2C总线开始条件与停止条件的时序图。通常I2C总线的开始条件、停止条件总是由{{U}} (1) {{/U}}产生。在开始条件产生后,总线被认为处于{{U}} (2) {{/U}},在完成数据传输产生停止条件后,总线被认为处于空闲状态。在时钟信号的高电子期间,SDA传输线上的电平必须稳定,只有在SCL传输线上的时钟信号为{{U}} (3) {{/U}},数据线上的高低电子才允许发生变化,此时传送的数据才有效。每一个写到SDA传输线上的数据字节必须为8位长度,每一次传输的字节数没有限制,每传输一个字节必须跟一个{{U}} (4) {{/U}},传输字节时最高位在前。

网考网解析:
试题答案: 答案解析:(1)主器件 (2)忙状态 (3)低电平 (4)应答位ACK 这是一道要求读者阅读I 2 C总线开始条件与停止条件的时序图,并理解I 2 C总线数据有效性,数据字节格式的综合分析题。本题的解答思路如下: ①每一个I 2 C总线器件都通过惟一的地址进行识别,根据其特性,可作为发送器或接收器工作。 ②由于连接到I 2 C总线上的器件各不相同(如有CMOS器件、NMOS器件、TTL器件等),逻辑。或逻辑1的电平会根据电源电压的高低发生变化,因此,每传输一个位就产生一个时钟脉冲。 ③在图6-18所示的时序图中,I 2 C总线的开始条件是指当SCL为高电平时,SDA产生由高电平到低电平的跳变。停止条件是指当SCL为高电平时,SDA产生由低电平到高电子的跳变。 ④开始和停止条件总是由主器件产生。在开始条件产生后,总线被认为处于忙状态,在完成数据传输产生停止条件后,总线被认为处于空闲状态。因此(1)空缺处应填入“主器件”,(2)空缺处应填入“忙状态”。 ⑤I 2 C总线数据有效性是指在时钟信号的高电平期间,SDA传输线上的电平必须稳定,只有在SCL传输线上的时钟信号为低电平时,数据线上的高低电子才允许发生变化。因此(3)空缺处应填入“低电子”。 ⑥I 2 C总线数据字节的格式规定,每一个写到SDA传输线上的数据字节必须为8位长度,每一次传输的字节数没有限制,每传输一个字节必须跟一个应答位ACK(见图6-18),传输字节时最高位在前(MSB-first)。如果接收器因为执行其他功能(如中断服务)而不能接收剩余的数据字节时,接收器就保持时钟线SCL为低电平强制发送器进入等待状态,只有当接收器准备接收其他字节并释放SCL传输线时,数据传输才会继续进行。可见,(4)空缺处应填入“应答位ACK”。 document.getElementById("warp").style.display="none"; document.getElementById("content").style.display="block"; 查看试题解析出处>>

相关推荐

发布评论 查看全部评论